Теперь поговорим о настройках таймингов памяти - в отличие от оверклокинга по частоте оверклокинг по таймингам менее опасен для железа (уменьшение таймингов является именно оверклоком по сути)
Виды таймингов - можно разделить условно на тайминги выборки (строки, столбца, банка...) и тайминги обеспечения работоспособности памяти.
DRAM CAS# Latency 3...6
DRAM RAS# to CAS# Delay
DRAM RAS# Precherge
DRAM RAS# Activate to Prechange
DRAM Write Recovery Time
DRAM TRFC
DRAM TRRD
DRAM CR
Rank Write to Read Delay
Это стандартный список таймингов для DDR-2 .
Рассмотрим их поподробнее:
CAS(Column Access Strobe)# Latency - как видно из названия - определяет текущее положение столбца для считывания в банке памяти.
Т.Е. если данная задержка = 3, то мы ждём 3 такта памяти, прежде чем приступить к процессу считывания из данной ячейки выбранного столбца. При этом не забываем, что выборка ячейки это выбор столбца (СAS) и выбор строки (RAS) , мало кто помнит, что строки весьма длинные, и даже в пакетном режиме чтения строка меняется гораздо реже, чем столбец.
Пример : считываем 5 слов (10 байт) из строки "Х" . Процесс будет выглядеть примерно так - устанавливаем строку (теряем время RAS тактов памяти), ждём зажержку между посылками сигналов RAS и CAS (шина управления общая), устанавливаем столбец (теряем время CAS тактов памяти) , читаем, выбираем след. столбец, и.т.д... Задкржка между командами определяет тайминг DRAM CR - Command Rate = 1 или 2.
Теперь подсчитаем, сколько циклов уйдёт на считывание 5 слов с таймингами
5-5-5 CR=2: 5+2+5+2+(5+2)*5=57 цикла памяти.
При тайме 3-5-5 CR=2: 5+2+3+(3+2)*5=35 циклов. Делаем вывод - CAS тайминг очень важен для последовательного чтения строк в памяти.
Как уменьшить CAS# без влияния на стабильность?
Данное действие позволяют либо разгонные модули с агрессивными задержками в СПД, либо стандартные с небольшим поднятием напряжения.
Из моих личных тестов сделал выводы, что из 10 разных модулей "неоверклок-фирм"
(Kingstone Value , Hynix , kingmax) примерно 9, 7 и 8 модулей соответственно позволяют в номинале снизить CAS# с 5 до 4 без потерь в стабильности, и без поднятия напруги (тестил DDR2-800) .
DRAM RAS# to CAS# Delay - по аналогии , без примеров, скажу сразу вывод - ускоряет рандомную выборку (когда для каждого машинного слова ставим CAS# и RAS# новые) - по опыту данная задержка уменьшается весьма хреново, 5->4 из 30 модулей, описанных выше, 3,1 и 1 модуль позволили данное издевательство без увеличения напруги. Наше счастье, что задач на рандомный выбор слов сейчас, в век оптимизирующих компиляторов, не так и много.
DRAM RAS# Prechаnge - тайминг , обозначающий время до повторного выбора следующей строки. Понижается чаще всего легко, но выигрыш даёт не так уж часто...
DRAM RAS# Activate to Prechange - служит для обозначения времени перезарядки при команде обновления DRAM от поступления сигнала до формальной готовности выбирать строку. с 15 до 13 понижается без проблем, но т.к. перезаряд не так част, то удельный вес задержки невысок, и менять я её не советую.
Это основные тайминги СОВРЕМЕННОЙ DDR2-SDRAM.
Про задержки, повышающие стабильность и задержки записи расскажу в следующий раз.
Спасибо за внимание :)
|